首页 -> 2008年第6期
基于研究性学习的ＥＤＡ实验教学方法探讨
作者：饶云华 李德识 田 茂 曹华伟 孙 涛 陈 健
关键词：EDA实验；研究性学习；全流程设计
研究性学习是指学生在教师指导下，根据自身特点，独立自主地开展研究，从而培养创新精神和创造能力的一种学习方式。该方式注重激发学生主观能动性，培养其独立思考与解决问题的能力。随着教学改革的不断深入，以发展学生创新精神和实践能力以及科学素养的研究性学习正逐渐被越来越多的学校所接受。
EDA实验是武汉大学电子信息学院针对电子信息类三年级本科生开设的。目的是为了在集成电路设计理论课程学习的同时，使学生能够将基础理论应用于实践，深刻理解集成电路设计，尤其是数字集成电路设计的流程与方法，从而更好地贯彻学校提出的“高起点，厚基础，严要求”的方针。
为此，学院依托武汉大学国家电工电子教学基地和国家级电工电子实验教学示范中心，投入200余万元进行了EDA实验室建设。其中有Sun公司的V880服务器一台，工作站多台，微机数十台，并购置了Synopsys公司的集成电路设计大学计划全套设计软件，以及能进行FPGA验证的硬件平台30余套。
课程一开始就以高标准、严要求为出发点，根据实际实验教学条件，一方面，针对集成电路设计实践性要求强的特点，以集成电路设计全流程的思路进行了教学内容和时间的安排；另一方面，以培养创新性人才为着眼点，进行了研究性学习的新型教学方法改革，从而使学生能够在全流程下进行创新性学习。
为了配合这一全流程研究性学习的教学模式，我们在实验运行与管理方式、实验成绩评定等方面都进行了相应的改革。近三届的教学实践表明，这一教学方式是成功的，取得了一定的成效。
一、教学内容设置
为推动电子设计及信息领域复合型人才的培养，与集成电路设计课程有效实践配合，我们提出了以全流程为主线进行教学内容设置的思想。所谓全流程是指集成电路设计实际的整个流程(Design Flow)，包含了系统建模(HDL建模)、逻辑仿真、逻辑综合、验证等环节，具体包括：
设计输入(Design Entry)——采用硬件描述语言(HDldHardware Description Language)或原理图输入(Schematic Entry)：
逻辑综合(Logic Synthesis)——产生逻辑单元及其连接关系，输出为网表(Netlist)：
系统划分(System Partition)——层次化；
前仿真(Pre-Layout Simulation)——检查设计功能是否正确；
布图规划(Floor Planning)——根据网表安排芯片上的功能模块(Blocks)；
布局(Placement)——确定功能模块内的单元(Cells)位置；
布线(Routing)——为模块之间、单元之间连线；
参数抽取(Extraction)——确定互连线(Interconnect)的电阻和电容(Resistance／Capacitance)；
后仿真(Postlayout Simulation)——检查是否满足性能要求(如速度、功耗)。
在这一流程的指导下，我们针对前端设计流程的每一步都进行了内容设置，并从结构上依据循序渐进的原则将实验体系分为三个阶段进行。
1、基础知识讲授。EDA实验涉及基本实验环境与工具的使用以及相关的理论基础，因此，我们将整个流程分为四大部分，在每一部分前进行2～3课时的基础知识与工具使用的授课，使学生掌握集成电路设计的基本方法和基本工具。
2、基础实验。通过在流程每一步安排1个必须完成的基础实验，使学生掌握该步骤的常用方法及相关工具的使用，巩固理论课所学习的基本知识，培养学生的基本实验技能和方法。在此基础上，提供多个程度较深的选择性实验供学生选做，重点使学生掌握集成电路基本单元的设计方法，能够观察、分析和解释实验中出现的现象，并能够自行解决设计中出现的问题。
3、全流程综合实验。在学生进行完整个流程的每个步骤实验后，将以实际应用为目标，进行3～4个规模较大、应用性强的系统实验。要求学生在老师或自己提出的选题下，分组或个人独立进行查阅资料、设计方案与完成系统等工作，并按照工程管理要求完成系统设计、详细设计、代码实现、验证及FPGA硬件验证的电路调试和测试全过程的设计文档。
全流程综合实验有助于培养学生综合运用知识的能力、创新意识和协同工作的团队精神，提高发现问题、分析问题及解决问题的能力。
通过三个教学阶段的学习实践，使学生在EDA实验中涉及器件、电路、门、功能模块和系统等不同的抽象层次和使用不同的设计与验证环境和工具，突出基础性、典型性和综合性。不但使学生构建完整的集成电路设计知识体系和扎实的专业基本功，同时，灵活的内容设置也为学生进行研究性学习提供了条件。
二、改革实验室的运行模式
传统实验课一般以班级为单位，针对某一实验内容要求全班同学在指定的时间统一进行实验。这种方式对一些动手能力不强、基础较差的学生而言，不能很好地在规定时间完成实验任务，而下次实验课又有新内容，这样极不利于调动学生的积极性和对实验的兴趣，难以启迪学生的创新思维和激发其研究探索的精神。
为此，我们在实验过程中采用了流程中的每个步骤都提供一段集中的时间(如一周)让学生进行实验。为了避免某些时间段人数过多，实验原则上仍以班级为单位，为每个班级分配一段让其进行实验，但是，其他时间里仍然可以按自己的实际情况预约实验时间。
除了正常的实验课教学时间外，实验室在晚上和周末对学生开放，允许学生利用各种时间进实验室进行预习、补做实验，学生完全独立操作，达到随到随做的程度。
通过这种方式，学习程度差的学生可以补做一些基础实验，进行基本训练。学有余力的同学可做选修实验或研究性实验。例如模拟电路仿真，可在反相器之后进行滤波器等实验。
实践证明，实验室开放不但有利于锻炼提高实践技能，增强学生独立工作能力和动手能力，提高学生创新思维和科研能力，而且使学生由被动学习变为主动学习，对实验的重视程度和积极性大为提高。
三、改革实验成绩评定办法
由于集成电路设计实践性非常强，我们要求同学在学习的过程中，不仅能够掌握基础知识和基本技能，而且要求同学们能够发挥主观能动性，进行研究性的学习。同时，从工程实际应用的角度出发，要求学生的各方面都必须规范化，遵守集成电路设计过程中的规范。为此，我们摸索了一套实验成绩的评定办法，成绩由基础成绩、提高成绩、全流程综合实验成绩和规范化成绩组成。
1、基础成绩。考查是否完成做了每步骤的基本实验，是否掌握了设计流程中相关工具的使用。成绩通过实验报告和平时的实验情况给出。
2、提高成绩。学生在集成电路设计每一步骤中，自己提出或选择老师所提供的提高性实验。在这一成绩中，不强调实验结果，着重考察学生的实验过程中分析问题、解决问题的能力，鼓励学生对问题提出自己的思路和看法，进行研究性的学习。
3、全流程综合实验成绩。要求学生按照集成电路设计全流程进行项目实验，鼓励3～5个同学组成团队，按照设计、验证的任务分工进行，要求最后的设计结果在FPGA硬件仿真平台进行硬件验证。从而使学生不仅掌握整个流程的设计方法，而且还学会了在团队中如何分工协作，使任务最终得以完成。这部分成绩主要考察学生设计、分工是否合理。
4、规范化成绩。集成电路设计是一个系统工程，要完成一个实际的设计，必须每一步骤都按照工程规范进行，我们要求全流程综合实验中文档必须规范化写作，代码管理必须按照要求进行。
EDA实验以集成电路设计全流程为主线，以研究性学习为导向，以提高工程实际能力为目标，实施开放式教学，改变传统的实验室运行模式和成绩评定方式，提高了学生学习的自主性，有助于学生全面运用所学知识，进一步提高学生分析问题、解决问题的能力，学生综合素质得到极好的锻炼。
[责任编辑 余大品]